试题(21)
某系统中仅有5个并发进程竞争某类资源，且都需要该类资源3个，那么该类资源 至少有(21)个，才能保证系统不会发生死锁。 A. 9 B. 10 C. 11 D. 15试题(21)分析
本题考斉操作系统进程管理方面的基础知识。
假设系统为每个进程分配了 2个资源，对于选项C,系统还剩余1个资源，能保证 5个进程中的一个进程运行完毕。当该进程释放其占有的资源，系统可用资

试题(21)
某系统中仅有5个并发进程竞争某类资源，且都需要该类资源3个，那么该类资源 至少有(21)个，才能保证系统不会发生死锁。

18. A. 9 B. 10 C. 11 D. 15

试题(21)分析
本题考斉操作系统进程管理方面的基础知识。
假设系统为每个进程分配了 2个资源，对于选项C,系统还剩余1个资源，能保证 5个进程中的一个进程运行完毕。当该进程释放其占有的资源，系统可用资源数为3个， 能保证未完成的4个进程中的3个进程运行完毕。当这3个进程释放其占有的资源，系 统可用资源数为9个，显见能确保最后一个进程运行完。
参考答案

14. C

试题(22)、(23)
设文件索引节点中有8个地址项，每个地址项大小为4字节，其中5个地址项为直 接地址索引，2个地址项是一级间接地址索引，1个地址项是二级间接地址索引，磁盘索 引块和磁盘数据块大小均为1KB字节。若耍访问文件的逻辑块号分别为5和518,则系 统应分别采用(22)；而且可表示的单个文件最大长度是(23) KBo

15. A.直接地址索引和一级间接地址索引

2. 直接地址索引和二级间接地址索引
3. 一级间接地址索引和二级间接地址索引
4. —级间接地址索引和一级间接地址索引

16. A. 517 B. 1029 C. 16513 D. 66053

试题(22)、(23)分析
本题考杳操作系统文件管理方面的基础知识。
根据题意，磁盘索引块为1KB字节，每个地址项大小为4字节，故每个磁盘索引块 可存放1024/4=256个物理块地址。又因为文件索引节点中有8个地址项，其中5个地址 项为直接地址索引，这意味着逻辑块号为0〜4的为直接地址索引； 2个地址项是一级间 接地址索引，这意味着第一个地址项指出的物理块中存放逻辑块号为5〜260的物理块 号，第一个地址项指出的物理块中存放逻辑块号为261〜516的物理块号；1个地址项是 二级间接地址索引，该地址项指出的物理块存放了 256个间接索引表的地址，这256个 间接索引表存放逻辑块号为517〜66052的物理块号。

经上分析不难得出，若耍访问文件的逻辑块号分别为5和518,则系统应分别米用 一级间接地址索引和二级间接地址索引。
单个文件的逻辑块号可以从0〜66052,而磁盘数据块大小为1KB字节，所以单个 文件最大长度是66053KB。
参考答案
(22) C (23) D 试题(24)
时序逻辑电路的框图如K图所示，其中x₂{t\ ... ⑺称为时序电路的外部输入 信号，2/(0, 2/(0，.... 称为时序电路的内部输入，巧(0, ... 称为时序电路的外



部输出，Wi(0... 称为(24) o记忆元件

17. A.内部函数 B.外部函数 C.激励函数 D.输出函数

试题(24)分析
本题考杳时序电路的概念。
时序电路的特点是：在任何时刻电路产生的稳定输出信号不仅与该时刻电路的输入 信号有关，而且还与电路过去的状态有关。由干它与过去的状态有关，所以电路中必须 具有“记忆”功能的器件，记住电路过去的状态，并与输入信号共同决定电路的现在输 出。题目中给出的图示为其对应的电路框图。从图中可以看出，对组合电路而言，它有 两组输入和两组输出，其中xj(t)_f x₂{t\ ...知⑺称为时序电路的外部输入信号，Qi\t\ 以⑺，....0”⑺称为时序电路的内部输入，F;⑺，称为时序电路的外部输出，
称为时序电路的内部输出，或称为记忆原件的控制函数或激励函数。
参考答案

24. C 试题(25)

以K针对嵌入式DSP处理器的描述，正确的是(25) o

25. A. —般采用哈佛结构

2. 单片机是嵌入式DSP处理器
3. 直接在片内固化嵌入操作系统的代码模块
4. 使用VHDL语言进行内部程序设计 试题(25)分析

本题考斉嵌入式处理器的基本概念。
嵌入式DSP处理器(Embedded Digital Signal Processor)是专门用子信号处理方面 的处理器，其在系统结构和指令算法方面进行了特殊设计，具有很高的编译效率和指令 的执行速度，在数字滤波、FFT、谱分析等各种仪器上具有大规模的应用，DSP处理器 一般采用哈佛结构进行设计。
嵌入式处理器是嵌入式系统的核心，是控制、辅助系统运行的硬件单元。范围极其 广阔。石阶上具有嵌入式功能特点的处理器己经超过1000种，很多半导体制造商都大规 模生产嵌入式处理器，并且0主设II处理器也己经成为了未来嵌入式领域的一大趋势， 其中从单片•机、DSP到FPGA有着各式各样的品种，速度越来越快，性能越来越强。
单片机是一种嵌入式微控制器(MicrocontrollerUnit，MCU),单片机芯片内部集成 了 ROM/EPROM、RAM、总线、总线逻辑、定时/计数器、看门狗、1/0、串行口等各种 必耍的功能和外设，同其他嵌入式处理器相比，其最大特点在于单片化，体积大大减小。
嵌入式片上系统(System On Chip, SOC)追求产品系统最大包容的集成器件，是 目前嵌入式应用领域的热门之一。SOC最大的特点是成功实现了软硬件的无缝结合，直 接在处理器片内嵌入操作系统的代码模块，SOC还具有极高的综合性，在一个硅片内部 运用VHDL等硬件描述语言，实现一个复杂的系统，用户不需要像传统的系统设计一样 绘制庞大复杂的电路板，只需耍使用精确的语言即可。
参考答案

18. A 试题(26)

在嵌入式系统设计中，用来进行系统初始代码调试的接口称为(26) o

19. A. PCI 接口 B. USB 接口 C.网络接口 D. JTAG 接口

试题(26)分析
本题考斉嵌入式系统调试方法的知识。
在嵌入式系统设计中，对T裸系统(系统存储介质中没有加载任何代码)而言，需 耍进行系统初始化代码的调试。JTAG (Joint Test Action Group)是一种国际标准测试协 议(ffiEE 1149.1兼容)，主耍用丁•芯片内部测试。现在多数的高级器件都支持JTAG协 议，如DSP、FPGA等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO,分别为 模式选择，时钟数据输入和数据输出线。JTAG是一种所谓的边界扫描技术，边扫描测 试是在20世纪80年代中期作为解决PCB物理访问问题的JTAG接口发展起来的，边界 扫描在芯片级层次上嵌入测试电路，以形成全面的电路板级测试协议。通过提供对扫描 链的IO的访问，可以消除或极大地减少对电路板上物理测试点的需耍，这就会显著节 约成本，因为电路板布局更简单、测试夹具更廉价、电路中的测试系统耗时更少、标准 接口的使用增加、上市时间更快。除了可以进行电路板测试之外，边界扫描允许在PCB 贴片之后，在电路板上对几乎所有类型的CPLD和闪存进行编程，无论尺寸或封装类型 如何。在系统编程可通过降低设备处理、简化库存管理和在电路板生产线上集成编程步 骤来节约成本并提高产量。
PCI （Peripheral Component Interconnect，外围部件互连总线）一种由英特尔（Intel） 公司1991年推出的用于定义局部总线的标准。此标准允许在计PCI算机内安装多达10 个遵从PCI标准的扩展卡。1993年又提出了 64bit的PCI总线，称为PCI-X,目前广泛 采用的是32-bit、33MHz或者32-bit, 66MHz的PCI总线，64bit的PCI-X插槽更多是 应用丁•服务器产品。从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总线， 具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。 PCI总线的地址总线与数据总线是分时复用的，支持即插即用、中断共享等功能。分时 复用的好处是一方面可以节省接插件的引脚数，另一方面是便T实现突发数据传输。数 据传输时，由一个PCI设备做发起者（主控、Initiator或Master）,而另一个PCI设备做 目标（从设备、Target或Slave）。总线上所有时序的产生与控制都由Mastei•来发起。PCI 总线在同一时刻只能供一对设备完成传输。这就耍求有一个仲裁机构来决定谁有权拿到 总线的主控权。
USB （Universal Serial BUS,通用串行总线）是一个外部总线标准，用丁•规范计算 机与外部设备的连接和通讯，是应用在PC领域的接口技术。USB接口支持设备的即插 即用和热插拔功能。USB接口可用于连接多达127个外设，如鼠标、调制解调器和键盘 等。USB 0从1996年推出后，己成功替代串口和并口，并成为当今个人电脑和大量智 能设备的必配的接口之一。
网络接口一般采用RJ45接口，它遵循IEEE802.3标准，传输速率通常为 10M/100/1000Mbps,可丄作在全双工、半双工模式。
参考答案
（26） D 试题（27）
在嵌入式系统的存储机制中，为了保证Cache和Mernoiy的数据一致性，通常有三 种方法，依次是 write through，post write 和 write back，其中卜面属 P write through 的特 点的是（27）。
（27） A. CPU向Cache写入数据时，同时向Memoiy复制一份

2. CPU更新Cache数据时，把更新的数据写入到更新缓冲器
3. CPU更新Cache时，只标记更新的Cache区域
4. 当Cache区数据被更新时，才更新Memoiy 试题（27）分析

本题考杳嵌入式系统存储机制中Cache的概念。在嵌入式系统的存储机制中，为了
保证Cache和Memory的数据一致性，通常有三种方法，依次是写通(write througli)， post write 和回写(write back)。
写通(write through)是指：每当缓存接收到写数据指令，都直接将数据写回到内存。 如果此数据地址也在缓存中，则必须同时更新缓存。由丁•这种设计会引发造成大量写内 存操作，有必耍设置一个缓冲来减少硬件冲突。这个缓冲称作写缓冲器(Writebuffer)， 通常不超过4个缓存块大小。写通较回写易于实现，并且能更简单地维持数据一致性。
回写(writeback)是指：仅当一个缓存块需要被替换回内存时，才将其内容写入内 存。如果缓存命中，则总是不用更新内存。为了减少内存写操作，缓存块通常还设有一 个脏位(Dirty bit),用以标识该块在被载入之后是否发生过更新。如果一个缓存块在被 置换回内存之前从未被写入过，则可以免去回写操作。
Post write是指：CPU更新Cache数据时，把更新的数据写入到一个更新缓冲器， 在合适的时候才对Memory进行更新。这样可以提高Cache访问速度，但是，在数据连 续被更新两次以上的时候，缓冲区将不够使用，被迫同时更新Memory。
参考答案

20. A 试题(28)

在某嵌入式系统中，已知系统总线的工作频率为133MHz,总线的位宽为32位，其 对应的总线带宽是(28)。

21. A. 133MB B. 266MB C. 399MB D. 532MB

试题(28)分析
本题考斉嵌入式系统总线的概念。
嵌入式系统中，总线一般分为内部总线、系统总线和外部总线。内部总线是系统内 部各外围芯片与处理器之间的总线，用丁•芯片一级的互连；而系统总线是系统中各插件 板与系统板之间的总线，用于插件板一级的互连；外部总线则是系统和外部设备之间的 总线，系统作为一种设备，通过该总线和其他设备进行信息与数据交换，它用于设备一 级的互连。
总线的带宽指的是这条总线在单位时间内可以传输的数据总量，它等于总线位宽与 丄作频率的乘积。例如，对丁• 64位、800MHz的前端总线，它的数据传输率就等P 64bitx800MHz-8(Byte)=6.4GB/s ; 32位、33MHz PCI 总线的数据传输率就是 32bitx33MHz-8=132MB/s,等等。
在该题目中，根据丄作频率和总线的位宽，可以知道总线带宽为：133MHZX 32/8=532MB₀ 参考答案

28. D

试题(29)
某嵌入式系统的中断按中断来源分为两大类：内部中断和外部中断。(29)属于 外部中断。

29. A.单步中断 B.用户自定义的软中断

3. 断点中断 D.键盘输入中断

试题(29)分析
本题考斉嵌入式系统中断的概念。
嵌入式系统中，中断是指由于某种事件的发生(硬件或者软件的)，CPU暂停执行 当前的程序，转而执行另一程序，以处理发生的事件，处理完毕后又返回原程序继续作 业的过程。中断是处理器一种工作状态的描述。引起中断的原因或者能够发出中断请求 信号的来源统称为中断源。
一般按照中断来源将中断分为两大类：内部中断和外部中断。外部中断主耍包括： I/O设备如显示器、键盘、打印机等引起的中断；软盘、硬盘、光盘等数据通道引起的 中断；外部定时电路引起的中断以及其他等。内部中断主耍包括：CPU运行产生的中断 比如除数为0、结果溢出、单步执行等；主动执行中断指令；用户自定义的软件中断和 断点中断等。
参考答案

22. D 试题(30)

移位型计数器中有两种常用计数器，即环形计数器和扭环形计数器，其中扭环形计 数器中，如果触发器级数为II，则该计数器的进位模为(30)。

23. A. n/2 B. n C. 2n D. n²

试题(30)分析
本题考杳数字电路中计数器中移位型计数器的概念。移位型计数器中有两种常用的 计数器，即环形计数器和扭环形计数器。
环形计数器的特点是：其进位模数与移位寄存器触发器的数目相等；结构上其反馈 函数F=^。扭环形计数器又称为约翰逊计数器，其特点是进位模数为移位寄存器触发器 级数n的2倍，电路反馈上反馈函数F为込的非。扭环形计数器可以获得偶数计数器。
参考答案
C